대회 개요

과학기술정보통신부가 지원하는 반도체설계검증인프라활성화사업의 『내 칩(My Chip) 제작 서비스』에서는 학부생 및 대학원생을 대상으로 CMOS 공정 기반의 MPW(Multi Project Wafer)를 제작하여 학생들이 설계한 반도체 칩을 직접 검증할 수 있도록 지원하고 있습니다. 이를 통해 반도체 설계 분야의 실무 인재를 양성하는 데 기여하고 있습니다.

이번 경진대회는 『내 칩(My Chip) 제작 서비스』에 참여한 학생들을 대상으로, 회로 설계 및 칩 평가에 대한 성과를 발표하고 기술을 교류할 수 있는 자리를 마련하고자 합니다. 학생들의 많은 관심과 적극적인 참여를 바랍니다.

대회 목적

• 전국 대학(원)생의 집적회로(IC) 설계와 본인의 칩 평가 및 검증을 통한 반도체 설계 실무 능력 함양
• 대학(원)생들의 창의적인 반도체 설계 기술 및 칩 평가 기술 발굴
• 『내 칩(My Chip) 제작 서비스』 참여 학생들의 성과 발표 및 기술 교류

공모 주제

• 반도체설계검증인프라활성화사업의 『내 칩(My Chip) 제작 서비스』를 통하여 수행한 IC 설계의 과정, 설계 내용과 MPW로 제작한 본인의 칩 평가 결과
• Analog, Digital, Mixed-Signal 등 반도체 설계 및 평가와 관련된 모든 분야

참가 자격

• 반도체설계검증인프라활성화사업의 『내 칩(My Chip) 제작 서비스』에 참여한 팀(개인 또는 단체)

※ ‘23년~`25년 『내 칩 제작 서비스』 참여자로서 경진대회 이전에 논문을 제출한 경우도 참여 가능

※ 『내 칩 제작 서비스』는 학부생대학원생을 대상으로 한 인력양성 프로그램으로, 고등학생은 경진대회 참여는 가능하나 수상 대상에서는 제외됨.

참가 방법 및 일정

※ 상기 절차 및 일정은 사정에 따라 변경될 수 있음

논문 작성 방법

• 프로시딩 게재용 (Double Column 1페이지 이상 5페이지 이내)과 서면 심사용 2개의 파일을 제출 (전자공학회 논문지 양식 사용)
• 서면 심사용 논문에는 심사의 공정을 위해 저자명, 소속 등 신원을 식별할 수 있는 내용을 기재할 수 없음
• 서면 심사용 논문의 보충자료(Supplement)에는 『내 칩 제작 서비스』 참여 정보를 기재하여야 하며, 『내 칩 제작 서비스』 수행 내용, 평가 기준 등과 관련된 보충자료 작성 권장

[프로시딩 Double Column 양식]

[서면 심사용 논문 양식]

평가 기준

※ 대학원생(『내 칩 제작 서비스』 참여 기준)은 학부 교육 및 연구 경험 등을 고려하여, 설계 수준과 기술적 깊이에 대한 기대치를 조정해 평가함.

시상 내역

※ 시상 내역은 참가인원 등 사정에 따라 변경될 수 있음

※ 시상은 행사 당일 진행되며, 공식 상장과 상금(제세공과금 제외)은 관련 절차 후 별도 전달 예정

주최, 주관 및 후원

• 주최: 과학기술정보통신부, 한국연구재단
• 주관: 대한전자공학회, 한국전자통신연구원, 서울대학교, 대구경북과학기술원, 국가나노인프라협의체

참고 및 유의사항

• 제출일 이전 동일 건에 대해 타 경진대회 수상 또는 정부 시상 이력이 없는 내용에 한함
• 기존 발표 논문 또는 특허를 인용한 경우, 반드시 참고문헌에 해당 출처를 명시해야 함
• 경진대회 이전에 논문을 제출한 경우, 경진대회 참여는 가능하지만 동일 내용으로 학술대회 논문집 게재는 불가함
• 개인이 아닌 팀으로 참가하여 수상할 경우, 상금은 대표자에게 지급되며, 상금의 분배와 관련된 사항은 참가자 상호간 협의에 따라 결정할 사항으로 이에 관여하지 않음
• 문의처: 대한전자공학회 사무국 (02-553-0255, 내선 6번), 한국전자통신연구원 『내 칩 제작 서비스』 담당자 (042-860-5553)